Description
Les systèmes électroniques embarqués et leurs logiciels associés sont omniprésents dans un nombre sans cesse croissant d'applications de la vie courante, industrielles et gouvernementales. La sécurité de ces systèmes est un enjeu sociétal, économique et de souveraineté majeure. Ce besoin se traduit par des activités en recherche et développement de plus en plus importantes par les scientifiques, les industriels et les services gouvernementaux, et ceci particulièrement dans la région rennaise qui héberge de nombreux acteurs du domaine.
D'une manière générale, le séminaire portera sur l'étude, l'analyse et l'évaluation des performances et de sécurité, la validation, et les aspects réglementaires des différents éléments des systèmes électroniques embarqués sécurisés. Tous ces points seront abordés théoriquement et/ou expérimentalement. Parmi les différentes thématiques abordées lors du séminaire on trouve : les briques de base et les composants sur circuits électroniques (FPGA, ASIC, cartes à puce, microcontrôleurs), leurs logiciels embarqués, les primitives cryptographiques, crypto-processeurs, accélérateurs de calculs cryptographiques, stockage sécurisé, liens de communication sur puce sécurisés, etc. On trouve aussi la conception d'architectures sécurisées et la conception conjointe matérielle/logicielle, les performances des implantations, les mécanismes de sécurité (contre-mesures actives et passives, sécurisation des systèmes de test de circuits, sécurisation des mémoires, sécurisation des communications sur puce, etc.), les attaques par canaux cachés/auxiliaires et injection de fautes, les méthodes et d'outils de rétro-conception, et les outils de CAO et formels pour l'électronique (en phase de conception ou en phase de test.
-
- Vianney Lapôtre (Université Bretagne Sud, Lab-STICC)
- Rachid Dafali (DGA)
- Nadia Derouault (Inria) - assistant
-
Le comité scientifique est en charge de l’organisation et de la programmation du séminaire.
Il est composé des personnes suivantes :- Vianney Lapôtre (Université Bretagne Sud, Lab-STICC)
- Rachid Dafali (DGA)
- David Elleouet (DGA)
- Ruben Salvador (CentraleSupélec, IRISA)
- Jordane Lorandel (Université de Rennes, IETR)
- Maria Mendez Real (Université Bretagne Sud, Lab-STICC)
- Ronan Lashermes (Inria Rennes)
- Guénaël Renault (ANSSI)
- Jose Lopes Esteves (ANSSI)
Chaque séance du séminaire sera composée de deux présentations de 45 minutes suivies, chacune, d’une séance de questions pour un créneau total d’une heure par orateur.
Si le besoin s’en fait sentir, le comité scientifique pourra proposer deux exposés courts de 25 minutes en lieu et place d’une présentation standard.
Étant donné que le séminaire a une vocation pluridisciplinaire, il est souhaitable que l’orateur prenne le temps de motiver la problématique qu’il étudie et l’explique dans le langage le plus clair possible.
Infos pratiques
Prochains exposés
-
Hardware Trojan Horses and Microarchitectural Side-Channel Attacks: Detection and Mitigation via Hardware-based
MethodologiesOrateur : Alessandro PALUMBO - CentraleSupélec, IRISA, Inria
Hardware Trojan Horses that are software-exploitable can be inserted into microprocessors, allowing attackers to run unauthorized code or escalate privileges. Additionally, it has been demonstrated that attackers could observe certain microprocessor features - seemingly unrelated to the program's execution - to exfiltrate secrets or private data. So, even devices produced in secure foundries could[…]-
SemSecuElec
-
Side-channel
-
Micro-architectural vulnerabilities
-
Hardware trojan
-
-
I know what your compiler did: Optimization Effects on Power Side-Channel Leakage for RISC-V
Orateur : Ileana Buhan - Radboud University Nijmegen
With the growing prevalence of software-based cryptographic implementations in high-level languages, understanding the role of architectural and micro-architectural components in side-channel security is critical. The role of compilers in case of software implementations towards contribution to side-channel leaks is not investigated. While timing-based side-channel leakage due to compiler effects[…]-
SemSecuElec
-
Side-channel
-
-
Covert Communication Channels Based On Hardware Trojans: Open-Source Dataset and AI-Based Detection
Orateur : Alan Díaz Rizo - Sorbonne Université Lip6
The threat of Hardware Trojan-based Covert Channels (HT-CCs) presents a significant challenge to the security of wireless communications. In this work, we generate in hardware and make open-source a dataset for various HT-CC scenarios. The dataset represents transmissions from a HT-infected RF transceiver hiding a CC that leaks information. It encompasses a wide range of signal impairments, noise[…]-
SemSecuElec
-
Machine learning
-
Hardware trojan
-
-
Measurement the thermal component of clock jitter used as entropy source by TRNGs
Orateur : Arturo GARAY - STMicroelectronics
Introduction Measuring the thermal component of clock jitter as an entropy source for True Random Number Generators (TRNGs) is compulsory for the security and evaluation of clock-jitter based TRNGs. However, identifying and isolating the local thermal noise component from other noise sources, particularly flicker noise, while performing a precise measurement remains a challenge. Current[…]-
SemSecuElec
-
TRNG
-
-
Cryptanalytical extraction of complex Neural Networks in black-box settings
Orateur : Benoit COQUERET - INRIA, Thales CESTI
With the widespread development of artifical intelligence, Deep Neural Networks (DNN) have become valuable intellectual property (IP). In the past few years, software and hardware-based attacks targetting at the weights of the DNN have been introduced allowing potential attacker to gain access to a near-perfect copy of the victim's model. However, these attacks either fail against more complex[…]-
SemSecuElec
-
Side-channel
-
Machine learning
-
S'inscrire à la liste de diffusion
Une liste de diffusion est disponible pour recevoir les annonces du séminaire SemSecuElec